Although the Cortex-M3 seems to a simple 32-bit core, it supports sophisticated mechanisms, such as exception pre-emption, internal bus matrix and debug units.
Through a tutorial, the Cortex-M3 low level programming is explained, particularly the ARM linker parameterizing and some tricky assembly instructions.
Note that attendees can replay these labs after the training.
The course also details the hardware implementation and provides some guidelines to design a SoC based on Cortex-M3, taking benefit of concurrent AHB transactions
An overview of the Coresight specification is provided prior to describing the debug related units.
A basic understanding of microprocessors and microcontrollers.
Cours théorique
Support de cours au format PDF (en anglais) et une version imprimée lors des sessions en présentiel
Cours dispensé via le système de visioconférence Teams (si à distance)
Le formateur répond aux questions des stagiaires en direct pendant la formation et fournit une assistance technique et pédagogique
Au début de chaque demi-journée une période est réservée à une interaction avec les stagiaires pour s'assurer que le cours répond à leurs attentes et l'adapter si nécessaire
Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
Les prérequis indiqués ci-dessus sont évalués avant la formation par l'encadrement technique du stagiaire dans son entreprise, ou par le stagiaire lui-même dans le cas exceptionnel d'un stagiaire individuel.
Les progrès des stagiaires sont évalués par des quizz proposés en fin des sections pour vérifier que les stagiaires ont assimilé les points présentés
En fin de formation, une attestation et un certificat attestant que le stagiaire a suivi le cours avec succès.
En cas de problème dû à un manque de prérequis de la part du stagiaire, constaté lors de la formation, une formation différente ou complémentaire lui est proposée, en général pour conforter ses prérequis, en accord avec son responsable en entreprise le cas échéant.
Plan du cours
ARM architectural summary
Meeting the challenge with profiles
ARM instruction set evolution
ARM Cortex-M3 processor macrocell
Programmer’s model
Program status registers
Instruction pipeline
Fixed memory map
Memory Protection Unit
Interrupt handling
Power management
Block diagram
Datapath and pipeline
Write buffer
Bit-banding
State, privilege and stacks
Alignment and endianness
System control block
General points on syntax
Data processing instructions
Branch and control flow instructions
Memory access instructions
Exception generating instructions
If then conditional blocks
Stack in operation
Accessing special registers
Tutorial: Becoming familiar with Keil IDE
How to design a new project
Parameterizing the IDE
Executing simple labs to understand the operation of assembly complex instructions, such as table branch and it
Basic interrupt operation
Interrupt entry / exit, timing diagrams
Tail chaining
Interrupt response, pre-emption
NVIC registers
Interrupt prioritization
Interrupt implementation configurability, impact on core size
Exception behavior, exception return
Non-maskable exceptions
Privilege, modes and stacks
Priority boosting
Vector table
Device and normal memory ordering
Memory type access restrictions
Access order
Memory barriers
Memory protection overview
Fault status and address registers
Region overview, memory type and access control, sub-regions
Setting up the MPU
Embedded development process
Application startup
Placing code, data, stack and heap in the memory map, scatterloading
Reset and initialisation
Placing a minimal vector table
Building and debugging your image
Long branch veneers
Tutorial: Becoming familiar with Keil IDE
Scatterloading
Retargeting the C library
Handling interrupts in C language
Using SVC
Coresight debug infrastructure
Halt mode
Monitor mode
Debug event sources
Flash patch and breakpoint features
FPB remapping
Data watchpoint and trace
DWT registers
ARM debug interface specification
AHB-Access Port
Possible DP implementations
Basic ETM operation
Instruction trace principles
ITM packets
DWT trace packets
Time-stamping packets
Instruction tracing
TPIU components
TPIU pinout
Software interface
ARM compiler optimisations
Mixing C/C++ and assembly
Coding with ARM compiler
Measuring stack usage
Unaligned accesses
Local and global data issues, alignment of structures
Tutorial: Implementing these optimizations by using ARM/Keil compiler
Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.
Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter
Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier. Il peut aussi être dispensé sous forme d'un cours en ligne, animé par un de nos formateurs.
Nos formateurs sont bilingues et assurent le cours en français ou en anglais.
Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à deux jours ouvrés avant le début de la formation (une semaine pour les cours en présentiel).
Dernière mise à jour du plan de cours : 15 avril 2020