Support de cours au format PDF (en anglais) et une version imprimée lors des sessions en présentiel
Cours dispensé via le système de visioconférence Teams (si à distance)
Le formateur répond aux questions des stagiaires en direct pendant la formation et fournit une assistance technique et pédagogique
Au début de chaque demi-journée une période est réservée à une interaction avec les stagiaires pour s'assurer que le cours répond à leurs attentes et l'adapter si nécessaire
Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
Les prérequis indiqués ci-dessus sont évalués avant la formation par l'encadrement technique du stagiaire dans son entreprise, ou par le stagiaire lui-même dans le cas exceptionnel d'un stagiaire individuel.
Les progrès des stagiaires sont évalués par des quizz proposés en fin des sections pour vérifier que les stagiaires ont assimilé les points présentés
En fin de formation, une attestation et un certificat attestant que le stagiaire a suivi le cours avec succès.
En cas de problème dû à un manque de prérequis de la part du stagiaire, constaté lors de la formation, une formation différente ou complémentaire lui est proposée, en général pour conforter ses prérequis, en accord avec son responsable en entreprise le cas échéant.
Plan du cours
PCI bus limitations
The hub link bus
PCI-X
Solutions to increase the performance : differential transmission, packet switching
Topology
Data Link Control and Management State Machine
Transaction traffic types
Quality of Service
The physical layer
Configuration space
Switch logical view
Overview of the Physical layer, hightlighting the various units present in transmitter and receiver
Byte dispatching rules for multi-lane links
Purpose of scrambling
Elastic buffer operation
De-skew
8-bit / 10-bit coding (2.5 Gbps and 5.0 Gbps)
Data Byte encoding
Control symbol utilization
DC-balance through running disparity
128-bit / 130-bit coding (8.0 Gbps)
Block alignment, utilization of EIEOS
Clarifying how DC-balance is obtained
Framing tokens
Link equalization procedure
Link Training and Status State Machine [LTSSM]
Reset signalling
Lane reversal, polarity inversion
Detect state
Polling state
Configuration state
Recovery state
L0, L0s, L1 and L2 states
Disabled, Loopback and Hot Reset states
Testing the transmitter
Compliance load board usage
Testing the receiver
Interoperability criteria for 2.5, 5.0 and 8.0 Gbps
Jitter budgeting and measurement
Separate refclk architecture
Transmitter specification, phase jitter filtering
5.0 Gbps transmitter margining
Measurement setup for characterizing transmitters
De-emphasis
Rise and Fall times
PLL bandwidth and peaking
8.0 Gbps transmitter equalization coefficient range and tolerance