Support de cours au format PDF (en anglais) et une version imprimée lors des sessions en présentiel
Cours dispensé via le système de visioconférence Teams (si à distance)
Le formateur répond aux questions des stagiaires en direct pendant la formation et fournit une assistance technique et pédagogique
Au début de chaque demi-journée une période est réservée à une interaction avec les stagiaires pour s'assurer que le cours répond à leurs attentes et l'adapter si nécessaire
Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
Les prérequis indiqués ci-dessus sont évalués avant la formation par l'encadrement technique du stagiaire dans son entreprise, ou par le stagiaire lui-même dans le cas exceptionnel d'un stagiaire individuel.
Les progrès des stagiaires sont évalués par des quizz proposés en fin des sections pour vérifier que les stagiaires ont assimilé les points présentés
En fin de formation, une attestation et un certificat attestant que le stagiaire a suivi le cours avec succès.
En cas de problème dû à un manque de prérequis de la part du stagiaire, constaté lors de la formation, une formation différente ou complémentaire lui est proposée, en général pour conforter ses prérequis, en accord avec son responsable en entreprise le cas échéant.
Plan du cours
Describing the architectures of AM5K2E, 66AK2H, 66AK2E SoCs
On-chip memories
Clarifying the internal data paths: TeraNet masters and slaves
Memory Protection Unit
Organization of a board based on Key Stone II
Summary of all peripheral features
Memory mapping
Cortex-A15 and integrated L2 cache instantiation options
Integrated interrupt controller (GIC), detail of interrupt mapping
Hardware big/little endian conversion
Local Power and Sleep Controller
Debug architecture
Introduction to CoreSight, DAP features
System Secure Controller SJC
Embedded Trace Macrocell
Power supplies, smart reflex
Clock Control Module
Reset Controller
General Purpose Input/Output pins
SerDes
DMA/QDMA Channel Logic
Transfer controller, types of transfers
Event queues
Transfer Request Submission Logic
Channel priority definition
DMA/QDMA Channel Logic
Parameter RAM (PaRAM):
• Linking transfers
• Channel controller shadow regions
DDR3 Controller
EMIF16
Configuration as Agent or Root Complex
Interrupt management, MSI
Error management
Configurable BAR filtering
Inbound and outbound window programming
Power management
Enhanced CSPI
I2C interfaces
UART
USB 3.0
1G/10G Ethernet Controller
Ethernet switch
Multicore Navigator
Network coprocessor
Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.
Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter
Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier. Il peut aussi être dispensé sous forme d'un cours en ligne, animé par un de nos formateurs.
Nos formateurs sont bilingues et assurent le cours en français ou en anglais.
Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à deux jours ouvrés avant le début de la formation (une semaine pour les cours en présentiel).
Dernière mise à jour du plan de cours : 15 mars 2022