Formation Kinetis MCU Implementation: This course covers all NXP MCUs belonging to the Kinetis families K10, K20, K30, K40 and K60

ac6-training, un département d'Ac6 SAS
 
Site affiché en Français
Site affiché en FrançaisVoir le site en English (USA)Voir le site en English (GB)
go-up

leftthintrapezium-20-0bb472 ac6 > ac6-training > Processors > NXP ARM > Kinetis MCU Implementation Renseignements Télécharger la page Call us Ecrivez nous
FK1Kinetis MCU Implementation
This course covers all NXP MCUs belonging to the Kinetis families K10, K20, K30, K40 and K60
Objectives
  • This course has 5 main objectives:
    • Describing the hardware implementation and highlighting the pitfalls
    • Describing the ARM Cortex-M4 core architecture
    • Becoming familiar with the IDE and low level programming
    • Describing the units which are interconnected to other modules, such as clocking, interrupt controller and DMA controller, because the boot program generally has to modify the setting of these units
    • Describing independent I/O modules and their drivers.
  • Note that this course has been designed from the architecture of the most complex Kinetis device, the K60.
    • Consequently, a chapter has been designed by Acsys for each possible integrated IP.
    • So the customer can build its own course outlines from the topics described hereafter.

  • Products and services offered by ACSYS:
    • ACSYS has developed FFTs (floating-point and fixed-point) optimized for ARM cores, based on SIMD instructions supported by the Cortex-M4.
    • Contact training@ac6-training.com to obtain informations about the performance of these FFTs.
    • ACSYS is able to assist the customer by providing consultancies. Typical expertises are done during board bringup, hardware schematics review, software debugging, performance tuning.
    • ACSYS has also an expertise in FreeRTOS or MQX porting and uIP /LWIP stack or Interniche stack integration.

A lot of programming examples have been developed by ACSYS to help the attendee to become familiar with the IDE he has chosen.
That is why the labs included in this course can be compiled and executed under 3 possible IDEs: IAR, CodeWarrior and GCC / Lauterbach Trace32.
A more detailed course description is available on request at training@ac6-training.com
This document is necessary to tailor the course to specific customer needs and to define the exact schedule.

  • Cours théorique
    • Support de cours au format PDF (en anglais) et une version imprimée lors des sessions en présentiel
    • Cours dispensé via le système de visioconférence Teams (si à distance)
    • Le formateur répond aux questions des stagiaires en direct pendant la formation et fournit une assistance technique et pédagogique
  • Au début de chaque demi-journée une période est réservée à une interaction avec les stagiaires pour s'assurer que le cours répond à leurs attentes et l'adapter si nécessaire
  • Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
  • Les prérequis indiqués ci-dessus sont évalués avant la formation par l'encadrement technique du stagiaire dans son entreprise, ou par le stagiaire lui-même dans le cas exceptionnel d'un stagiaire individuel.
  • Les progrès des stagiaires sont évalués par des quizz proposés en fin des sections pour vérifier que les stagiaires ont assimilé les points présentés
  • En fin de formation, une attestation et un certificat attestant que le stagiaire a suivi le cours avec succès.
    • En cas de problème dû à un manque de prérequis de la part du stagiaire, constaté lors de la formation, une formation différente ou complémentaire lui est proposée, en général pour conforter ses prérequis, en accord avec son responsable en entreprise le cas échéant.

Plan du cours

  • ARM core based architecture
  • Description of K10, K20, K30, K40 and K60 SoC architecture
  • Clarifying the internal data and instruction paths: AHB-lite interconnect, peripheral buses, AIPD bridges
  • AMBA-to-IPS Re-use IP: ColdFire (AIPS) Controller
  • Integrated memories
  • SoC mapping
  • V7-M core family
  • Core architecture
  • Freescale on-chip instruction and data cache
  • Thumb-2 instruction set
  • Exception behavior
  • Basic interrupt operation, micro-coded interrupt mechanism
  • Memory Protection Unit
  • Multiply instructions
  • Packing / unpacking instructions
  • SIMD packed add/sub instructions
  • SIMD combined add/sub instructions
  • SIMD multiply and multiply accumulate instructions
  • SIMD sum absolute difference instructions
  • SIMD select instruction
  • Saturation instructions
  • Floating point unit
  • Cortex Microcontroller Software Interface Standard (CMIS)
  • Acsys covers 3 iDEs: CodeWarrior, IAR and GCC / Lauterbach
  • Thus the customer has just to indicate which one he has chosen
    • Getting started with the IDE
    • Parameterizing the compiler / linker
    • Creating a project from scratch
    • C start program
  • Debug interface
  • Programming
  • Reset
  • Clocking
  • Operation modes
  • Crossbar switch
  • Hardware Memory Protection Unit
  • eDMA
  • Power pins
  • Pinout
  • GPIO module
  • Flex memory, this module is not implemented in all Kinetis devices
  • Internal SRAM
  • Each Kinetis family supports either a subset or all the following controllers
  • FlexBus
  • eSDHC
  • NAND flash controller
  • DRAM controller
  • Low Power Oscillator
  • COP
  • External Watchdog Monitor
  • Periodic Interrupt Timer
  • Low Power Timer
  • Flex Timer
  • Carrier Modulator Transmitter
  • 16-bit Analog-to-Digital Converter and Programmable Gain Amplifier
  • 12-bit Digital-to-Analog Converter
  • Voltage Reference VREF
  • High-Speed Comparator HSCMP
  • Programmable Delay Block PDB
  • Hardware Cyclic Redundancy Check
  • Memory-Mapped Cryptographic Acceleration Unit (MMCAU)
  • Pseudo Random Number Generator
  • Secure Real Time Clock
  • DryIce and Tamper Detect
  • Cryptographic Acceleration Unit
  • DSPI
  • UART
  • I2C
  • CAN modules
  • USB
  • Fast ethernet with IEEE1588
  • ISO7816 smartcard interface
  • I2S audio interface
  • Segment LCD controller
  • Graphics LCD controller
  • Capacitive touch sensing
Durée
5 jours
Renseignements

Ce cours peut être organisé sur demande. Cliquez sur le bouton 'Renseignements' pour nous contacter.

Plus d'information

Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.

Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter

Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription

Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier.

Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à une semaine avant le début de la formation.

Dernière mise à jour du plan de cours : 10 mai 2022

L'inscription à nos formations est soumise à nos Conditions Générales de Vente