

FCQ9 - Mise en œuvre des QorIQ T2081

Ce cours couvre les QorIQ NXP T2080 et T2081

Objectifs

- *Ce cours poursuit les objectifs suivants :*
 - *Décrire la mise en œuvre matérielle, en particulier la séquence de boot et le contrôleur DDR3*
 - *Comprendre les caractéristiques de l'interconnexion interne et des unités et mécanismes associés tels que PAMU, CPC et stashing*
 - *Expliquer les contrôleurs d'interfaces de bus standard : PCIe, USB, SATA et MMC-SD*
 - *Décrire les unités interconnectées aux autres modules, comme la génération d'horloges, le contrôleur d'interruptions et le contrôleur DMA, car le programme de boot doit généralement modifier le paramétrage de ces unités*
 - *Clarifier le fonctionnement de la Datapath Acceleration Architecture qui assiste le cœur du processeur en prenant en charge l'allocation de tampons, la gestion des files, la gestion des trames et en particulier la classification des trames entrantes, la recherche de motifs et le chiffrement*
 - *Décrire les différentes unités de débogage et leur utilisation pour corriger les erreurs dans un SoC multicœur / multimaître.*

Prérequis et cours associés

- *Une expérience d'un processeur ou d'un DSP 32 bits est indispensable.*
- *A noter que le cœur Power e6500 est traité dans un cours séparé, référence cours FCC4 - Mise en œuvre du e6500.*
- *Les cours suivants peuvent également être utiles :*
 - *PCIe cours IC4 - PCI Express 3.0*
 - *Ethernet cours N1 - Ethernet et commutation*
 - *USB 2.0 cours IP2 - USB 2.0*
 - *SATA cours IS3 - Serial ATA III*

Environnement du cours

- *Cours théorique*
 - *Support PDF (en anglais), imprimé en présentiel ; à distance via Teams.*
 - *Assistance du formateur tout au long de la formation.*
- *Chaque session débute par un point avec les stagiaires.*

Audience visée

- *Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.*

Plan du cours

ARCHITECTURE DU T2081

PRÉSENTATION

- Différences entre le T2080 et le T2081
- Matrice de cohérence CoreNet
- Sous-domaines de cohérence
- Plan mémoire, fenêtres d'accès local
- Mise en évidence des chemins de données à l'intérieur du T2081
- Intégration du cœur e6500

PLATEFORME SOC

ALIMENTATION, RESET ET HORLOGES

- Signaux de configuration échantillonnés au reset
- Pre-boot loader, initialisation de la plateforme avant le démarrage du cœur du processeur
- Configuration PCIe
- Espace mémoire de boot, traduction de l'espace de boot
- Génération d'horloges, domaines d'horloge du système
- Configuration des lanes haut débit SerDes
- Gestion avancée de l'énergie

SECURE BOOT

- Objectifs de l'architecture de confiance
- ROM de boot interne, séquence de secure boot
- Signature du code
- Détection de tamper externe
- Vérificateur d'intégrité à l'exécution

CORENET PLATFORM CACHE

- Verrouillage d'entrées
- Fonctionnement en SRAM mappée en mémoire
- Partitionnement entre domaines de cohérence
- Stashing

PERIPHERAL ACCESS MANAGEMENT UNIT (PAMU)

- Contrôle des permissions d'accès des maîtres via le Logical I/O Device Number
- Traduction du mode de fonctionnement
- Etapes du traitement des opérations DSA par la PAMU
- Etat gate closed de la PAMU

CONTRÔLEUR D'INTERRUPTIONS PÉRIPHÉRIQUES MULTIPROCESSEUR

- Imbrication des interruptions
- Description des 4 timers / compteurs
- Capacité d'interruption d'un e6500 vers un autre e6500

PÉRIPHÉRIQUES BAS DEBIT

- *Description des Uarts compatibles NS16452/16552*
- *Contrôleur I2C*
- *Contrôleur eSPI*

ENHANCED SDHC

- *Protocole de transfert, lecture et écriture en bloc unique et en blocs multiples*
- *Capacités DMA internes et externes*
- *Unité de protocole SD*
- *Détection d'insertion et de retrait de carte*

CONTRÔLEURS USB

- *Support host ou device*
- *Support EHCI, ordonnancement des différentes transactions dans les trames*
- *PHY intégré*
- *Configuration des endpoints*
- *Fonctionnement en device*

MISE EN ŒUVRE MATERIELLE

LE CONTRÔLEUR MÉMOIRE DDR3 / 3L

- *Bases de la spécification Jedec*
- *Architecture fly-by du DDR3, write leveling*
- *Séquence de reset, ODT dynamique, calibration ZQ*
- *Chronogrammes d'activation de banque, de lecture, d'écriture et de precharge, mode page*
- *Configuration initiale après le Power-on-Reset*
- *Programmation des paramètres temporels*
- *Routine d'initialisation*
- *Optimisation des performances du contrôleur DDR3*
- *Test de la mémoire à l'aide de motifs*

CONTRÔLEUR FLASH INTÉGRÉ

- *Multiplexage fonctionnel des broches entre NAND, NOR et GPCM*
- *Contrôle du tampon de données*
- *FSM GPCM normale*
- *FSM flash NOR*
- *FSM flash NAND*
- *Boot depuis la NAND*

CONTRÔLEURS DMA INTÉGRÉS

- *Priorité entre les 4 canaux*
- *Support du chaînage en cascade de descripteurs*
- *Scatter / gathering*

INTERFACE PCI EXPRESS

- *Fonctionnement en pont lorsqu'il est Root Complex*
- *Règles d'ordonnancement des transactions*
- *Programmation des ATMU entrantes et sortantes*
- *Apports des MSI*

- Configuration, initialisation
- Mise en œuvre de SR-IOV, Alternative Routing ID

INTERFACE SERIAL RAPIDIO

- Port RapidIO
- Mode de fonctionnement accept-all
- Unités doorbell et port-write de RapidIO
- Accès aux registres de configuration via des paquets RapidIO
- Programmation des ATMU entrantes et sortantes

CONTRÔLEURS SATA

- Bases du SATA
- Support des extensions SATA II
- Spécification électrique
- Mise en ligne et hors ligne du contrôleur SATA
- Native command queuing, descripteur de commande

SOUS-SYSTÈME DE TRAITEMENT DATAPATH

PRÉSENTATION DE LA DPAA

- Définitions : buffer, buffer pool, frame, frame queue, work queue, channel
- Formats de trame
- Configuration et initialisation de la DPAA

QUEUE MANAGER

- Objectifs de cet accélérateur
- Description des trames
- Frame queue descriptor, cache de frame queue descriptor
- Machine à états d'une frame queue
- Work queues et channels
- Portails d'enqueue et de dequeue
- Séquences permettant de comprendre comment les trames sont mises en file et retirées
- Règles d'ordonnancement de classe et intra-classe
- Contrôle de flux et ordonnancement des transactions de stash
- Prévention de la congestion
- Mise en œuvre des order definition points
- Mise en forme du trafic via CEETM

BUFFER MANAGER

- Objectifs de cet accélérateur
- Fonction centrale de gestion du pool de ressources
- LIFO en liste chaînée externe
- Portails direct connect
- Buffer Pool State Change Notifications

FRAME MANAGER

- Objectifs de cet accélérateur : analyser, classer et distribuer les paquets in-line/off-line
 - Fonctions du BMI en réception
 - Fonctions du BMI en émission
 - Analyse off-line, fonctions de commande host
 - Frame processing manager

- Contrôleur FMan
- Commandes host
- Parser
- Key generator
- Policer
- Nouvelles fonctions :
 - Fragmentation / réassemblage IP
 - Manipulation d'en-têtes
 - 802.1qaz autonome
 - Data center bridging
 - Multicast en entrée

MAC ETHERNET MULTI-DEBIT (mEMAC)

- Interfaces physiques
- Reconnaissance d'adresse MAC
- Accès aux registres du PHY, clause 45
- Priority Flow Control
- Compteurs de statistiques RMON, registres de retenue

RAPIDIO MESSAGE MANAGER

- 2 boîtes aux lettres inbox/outbox (files) pour les données et une structure de message doorbell
- Multicast
- Unités de segmentation en sortie

SECURITY ENGINE

- Introduction aux algorithmes DES, 3DES et AES
- Gestion des jobs via l'interface QMan
- Analyse des job descriptors
- Partage des descripteurs
- Choix de l'algorithme d'authentification / cryptographique
- Run Time Integrity Checking
- Public Key Hardware Accelerator (PKHA)
- SNOW 3G Accelerator
- Data Encryption Standard Accelerator (DES)
- Cyclic Redundancy Check Accelerator (CRCA)
- Message Digest Hardware Accelerator (MDHA)
- Fonctions cryptographiques à courbes elliptiques

PATTERN MATCHER

- Objectif de cette unité : identifier des signatures dans les flux gigabit entrants
- Connexion au QMan et au BMan
- Support du wildcarding sans explosion du nombre de motifs
- Mise à jour de la base de motifs
- Définition d'une expression régulière
- Pattern Matcher Frame Agent
- Mise en cache des pattern description blocks
- Key Element Scanner, étage de déclenchement, étage de confiance
- Data Examination Engine
- Stateful Rule Engine, structure physique des Stateful Rule, jeu d'instructions SRE

FONCTIONS GLOBALES, DÉVELOPPEMENT ET DÉBOGAGE

PERFORMANCE MONITOR ET FONCTIONS DE DÉBOGAGE

- *Lien NEXUS Aurora*
- *Unité de traitement d'événements*
- *Chaînage, déclenchement*
- *Fonction watchpoint*
- *Tampon de trace*
- *Composants de débogage transverses*
- *Débogage CoreNet*
- *Débogage OCeaN*