The course focuses on the internal interconnect architecture, based on the CSB bus.
Cache coherency protocol is introduced in increasing depth.
The 32-bit e300 core is viewed in detail, especially the MMU and the cache.
The boot sequence and the clocking are explained.
The course focuses on hardware implementation of the MPC837X.
A long introduction to DDR SDRAM operation is done before studying the DDR2 SDRAM controller.
An in-depth description of the PCI controller is performed.
The course highlights both hardware and software implementation of gigabit / fast / Ethernet controllers and the parameterizing of the level 2, 3 and 4 acceleration mechanisms.
The USB interface is also detailed.
The course explains how to initialise both the Serdes block and the SATA controller to detect and communicate with an external hard disk.
Generation of a Linux image and Root File System by using LTIB can also be included into the training.
This course has been delivered several times to companies developing telecom infrastructure equipments.
A lot of programming examples have been developed by ACSYS to explain the boot sequence and the operation of complex peripherals, such as SATA and Ethernet.
•
They have been developed with Diab Data compiler and are executed under Lauterbach debugger.
Support de cours au format PDF (en anglais) et une version imprimée lors des sessions en présentiel
Cours dispensé via le système de visioconférence Teams (si à distance)
Le formateur répond aux questions des stagiaires en direct pendant la formation et fournit une assistance technique et pédagogique
Au début de chaque demi-journée une période est réservée à une interaction avec les stagiaires pour s'assurer que le cours répond à leurs attentes et l'adapter si nécessaire
Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
Les prérequis indiqués ci-dessus sont évalués avant la formation par l'encadrement technique du stagiaire dans son entreprise, ou par le stagiaire lui-même dans le cas exceptionnel d'un stagiaire individuel.
Les progrès des stagiaires sont évalués par des quizz proposés en fin des sections pour vérifier que les stagiaires ont assimilé les points présentés
En fin de formation, une attestation et un certificat attestant que le stagiaire a suivi le cours avec succès.
En cas de problème dû à un manque de prérequis de la part du stagiaire, constaté lors de la formation, une formation différente ou complémentaire lui est proposée, en général pour conforter ses prérequis, en accord avec son responsable en entreprise le cas échéant.
Plan du cours
General features
Enhancements compared to MPC834X
Memory map
Block diagram : characteristics of each of the 3 internal modules e300 core, Platform and peripherals
Features of the MPC8377E, MPC8378E and MPC8279E
Application examples
Pipeline
Branch processing unit
Branch instructions
Load / store architecture
Load / store buffers
Sync and eieio instructions
Cache basics
Cache locking
L1 caches
Shared resource management, lwarx and stwcx. instructions
Cache coherency mechanism, snooping, related signals
Management of cache enabled pages shared with PCI DMAs
Cache related instructions
e300 registers
addressing modes, load / store instructions
Integer instructions
IEEE754 basics, floating points numbers encoding
Floating point load / store instructions
Floating point arithmetical instructions
The PowerPC EABI
Linking an application with Diab Data, parameterizing the linker command file
Introduction to real, block and segmentation / pagination translations
Real mode restrictions
Memory attributes and access rights definition
Virtual space benefit, page protection through segmentation
TLBs organization, related instructions, MMU initialization routine