MSP | Microchip SmartFusion2 Programming |
This course describe the Microcontroller Subsystem (MSS) of SmartFusion2 Microchip FPGAs
![]() |
Objective
|
- Basic knowledge of processor and FPGA technology
- Knowledge of VHDL and C languages
- Microchip LiberoSoC v12.0 and SoftConsole v6.0
- SmartFusion2 based board
- Cours théorique
- Support de cours imprimé et au format PDF (en anglais).
- Le formateur répond aux questions des stagiaires en direct pendant la formation et fournit une assistance technique et pédagogique.
- Activités pratiques
- Les activités pratiques représentent de 40% à 50% de la durée du cours.
- Elles permettent de valider ou compléter les connaissances acquises pendant le cours théorique.
- Exemples de code, exercices et solutions
- Un PC (Linux ou Windows) par binôme de stagiaires (si plus de 6 stagiaires) pour les activités pratiques avec, si approprié, une carte cible embarquée.
- Le formateur accède aux PC des stagiaires pour l'assistance technique et pédagogique.
- Une machine virtuelle préconfigurée téléchargeable pour refaire les activités pratiques après le cours
- Au début de chaque demi-journée une période est réservée à une interaction avec les stagiaires pour s'assurer que le cours répond à leurs attentes et l'adapter si nécessaire
- Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
- Les prérequis indiqués ci-dessus sont évalués avant la formation par l'encadrement technique du stagiaire dans son entreprise, ou par le stagiaire lui-même dans le cas exceptionnel d'un stagiaire individuel.
- Les progrès des stagiaires sont évalués de deux façons différentes, suivant le cours:
- Pour les cours se prêtant à des exercices pratiques, les résultats des exercices sont vérifiés par le formateur, qui aide si nécessaire les stagiaires à les réaliser en apportant des précisions supplémentaires.
- Des quizz sont proposés en fin des sections ne comportant pas d'exercices pratiques pour vérifier que les stagiaires ont assimilé les points présentés
- En fin de formation, chaque stagiaire reçoit une attestation et un certificat attestant qu'il a suivi le cours avec succès.
- En cas de problème dû à un manque de prérequis de la part du stagiaire, constaté lors de la formation, une formation différente ou complémentaire lui est proposée, en général pour conforter ses prérequis, en accord avec son responsable en entreprise le cas échéant.
Plan du cours
- Microchip FPGA & SoC overview
- Libero SoC overview
- Create and Design
- Constraint management
- TestBench and Simulations
- Programme and Debug
- Microchip (Microsemi) tool’s
Exercise : | Creating a Libero Project for Firmware | |
Exercise : | Libero Project and SoftConsole |
- V7-M Architecture Overview
- Core Architecture
- Harvard Architecture, I-Code, D-Code and System Bus
- Write Buffer
- Registers (Two stack pointers)
- States
- Different Running-mode and Privileged Levels
- System Control Block
- Systick Timer
- MPU Overview
- Programming
- Alignment and Endianness
- CMSIS Library
- Exception/ Interrupts Mechanism Overview
- Vector Table
- Interrupt entry and return Overview
- Tail-Chaining
- Pre-emption (Nesting)
- NVIC Integrated Interrupt Controller
- Exception Priority Management
- Fault escalation
- Debug Interface
- System Level Interface
- Integrated Configurable Debug
- Cortex-M3 Processor Core Peripherals
- Nested Vectored Interrupt Controller
- System Control Block
- System Timer
- Memory Protection Unit
- Cortex-M3 Processor Description
- Programmers Model
- Memory Model
- Exception Model
- Fault Handling
- Power Management
- Cortex-M3 Processor Instruction Set
- CMSIS Functions
- Memory Access Instructions
- General Data Processing Instructions
- Saturating Instructions
- Branch and Control Instructions
- Cortex-M3 Processor Peripherals
- System Control Block
- System Timer (Systick)
- Memory Protection Unit
Exercise : | Cortex-M3 Mode Privilege | |
Exercise : | Cortex-M3 Exception Management | |
Exercise : | Cortex-M3 MPU | |
Exercise : | Cortex-M3 Real-Time Operating System (FreeRTOS) |
- Cache Matrix
- Memory Mapping
- Memory Maps and Transaction Mapping
- Cache Locked Mode
- How to use cache Controller
Exercise : | Cache Controller Configuration |
- Functional Description
- Security
- How to use eNVM
- SYSREG Control Registers
- DMA Controller Initialization
- DMA Controller Operations
- How to use HPDMA
- HDMA Controller Register Map
- Peripheral DMA Architecture Overview
- How to use PDMA
- PDMA Register Map
- Architecture Overview
- Functional Description
- AHB-Lite Options
- Implementation Considerations
- How to Use FIC
- Power-On Reset Generation Sequence
- Power-Up to functional Time Data
- CoreResetP Soft Reset Controller
- Reset Topology
- Implementation
- How to use the Reset Controller
- Centralized address decoding
- Address gating logic
- Address pipelining
- Sequential transfers
- AHB-Lite Specification
- Universal Serial Bus OTG Controller
- Ethernet MAC
- CAN Controller
- MMUART Peripherals
- Serial Peripheral Interface Controller (SPI)
- Inter-Integrated Circuit Peripherals (I²C)
- MSS GPIO
- Communication Block
- Architecture Overview
- CoreSysServices Soft IP
- How to use the communication block
- Real-Time Controller
- System Timer
- Watchdog Timer
- ECC System Service
Exercise : | Programming using UART interface | |
Exercise : | MSS CAN drivers and APIs | |
Exercise : | Programming using USB OTG Controller Interface | |
Exercise : | Using ECC System Service | |
Exercise : | FreeRTOS and LWIP Project |