ac6-training, un département d'Ac6 SAS
FR
✓FrançaisEnglish
 
go-up

ac6 › ac6-training › Multicore implementation
Renseignements
PG1

Multicore implementation

This course tackles multicore implementation issues

Objectives

  • This course describes the multiple types of multicore implementations : SMP, AMP.
  • It details the hardware resources required to support SMP.
  • Debug issues are also studied.

  • ACSYS offers a large set of multicore processor trainings: ARM Cortex-A9MP (reference R6), NXP MPC8641D (reference FC5) and MPC8572E (reference FN10).
A more detailed course description is available on request at training@ac6-training.com
  • Knowledge of high-end processor cores is recommended.
  • Cours théorique
    • Support PDF (en anglais), imprimé en présentiel ; à distance via Teams.
    • Assistance du formateur tout au long de la formation.
  • Chaque session débute par un point avec les stagiaires.
  • Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
  • Les prérequis sont vérifiés avant l'entrée en formation, sur la base des prérequis publiés sur cette fiche.
  • Pendant la formation, les acquis sont évalués en continu : quiz de fin de séquence et observation directe du formateur.
  • À l'issue de la formation, chaque participant reçoit une attestation de fin de formation.

Plan du cours

  • AMP
  • SMP
  • BMP
  • Applications examples (MPC8641D, MPC8572, Virtex-4, Virtex 5)
  • Exclusive resource management
  • MMU page descriptor table, PowerPC tlbsync instruction
  • Multi-core interrupt controller
  • Inter-Processor Interrupts
  • Message passing
  • System booting
  • Defining shared resources and non-shared resources
  • Assigning a number to each core
  • Dispatching tasks to a particular core, static approach, dynamic approach
  • I/O management, consequence on driver design
  • Software coherency (Power instructions dcbz, dcbf, dcbi, icbi)
  • Hardware coherency : snooping
  • Distinguishing two types of cache enabled area : random access vs sequential access, NUMA model
  • PLB basics
  • Exclusive resource management, lwarx/stwcx.
  • Implementing a multi-core interrupt controller
  • Synchronizing time bases
  • Is SMP possible in a multi-405 FPGA ?
Durée
2 jours
Renseignements

Ce cours peut être organisé sur demande. Cliquez sur le bouton 'Renseignements' pour nous contacter.

Tarifs

Formations proposées sur devis, sans tarif catalogue. Le tarif dépend de la durée, du nombre de participants, de la modalité et des moyens techniques mis à disposition.

Pour plus d'informations sur notre tarification, en savoir plus.

Plus d'information

Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.

Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter

Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription

Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier.

Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à une semaine avant le début de la formation.

Dernière mise à jour du plan de cours : 2 juillet 2026

L'inscription à nos formations est soumise à nos Conditions Générales de Vente

Sur le même sujet :

Yocto ou Buildroot : comment choisir pour votre projet Linux embarqué