VPX and Open VPX
Objectives
|
|||
- Basic knowledge of high-speed serial interconnect is recommended, such as PCIe, SRIO or Gigabit/10G Ethernet.
- See our courses on PCI Express reference cours IC4 - PCI Express 3.0, RapidIO reference cours IC5 - RapidIO 3.0, Gigabit Ethernet, reference cours N1 - Ethernet et commutation and 10 Gigabit Ethernet, reference cours N3 - Ethernet 10 Gigabit
- Cours théorique
- Support PDF (en anglais), imprimé en présentiel ; à distance via Teams.
- Assistance du formateur tout au long de la formation.
- Chaque session débute par un point avec les stagiaires.
- Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
- Les prérequis sont vérifiés avant l'entrée en formation, sur la base des prérequis publiés sur cette fiche.
- Pendant la formation, les acquis sont évalués en continu : quiz de fin de séquence et observation directe du formateur.
- À l'issue de la formation, chaque participant reçoit une attestation de fin de formation.
Plan du cours
- Objectives of this standard
- Limitations of shared bus system
- Implementation of a switch fabric
- Evolutionary roadmap for VME users
- Overview, definitions
- System signals
- Power supply
- System controller
- Board form factor
- Connector pin definitions, P0 utility connector
- Alignment and keying
- Electrical budgets for protocol standards
- Power wafer current ratings
- Connector pin definitions, P1
- 3U modules, P2 connector, differential vs single-ended pinout
- 6U modules, P2-P6 connectors
- Backplane
- Power delivery
- Backplane fabric connections electrical requirements
- System management signals connection
- Hybrid backplane
- Example: five slot fabric full mesh backplane routing
- VME bus signals mapping on VPX
- SYSRESET management
- P3-P6 connector pin mappings
- Serial RapidIO on VPX fabric connector
- Assigning Serial RapidIO ports to the VPX P1/J1 connector
- PCI Express on VPX fabric connector
- Reference clock
- System reset
- Assigning PCIe ports to the VPX P1/J1 connector
- Gigabit Ethernet control plane on VPX fabric connector
- 1000BASE-BX or 1000BASE-KX interface on each of the Ultra-Thin Pipe ports
- Gigabit Ethernet on VPX fabric connector
- Pipe definition, Ethernet Fat Pipe 10GBASE-KX4, 10GBASE-BX4, Ultra Thin Pipe 1000BASE-KX, 1000BASE-BX
- Mezzanine card Rear I/O pattern maps
- Mezzanine Type label
- 3U vita 46.0 connector pin mapping
- 6U vita 46.0 connector pin mapping
- Electrical specifications
- General arrangement of front and read modules
- Alignment keying sockets
- Current and power per RTM slot
- Connector pin definitions RP0
- Bringing versatile system architectural solutions to the VPX market
- Description of a series of standard profiles
- System Interoperability Diagram with interface content
- Profiles definition
- Backplane profile topologies: centralized, distributed, hybrid
- Mechanical requirements
- Slot profile
- Backplane profile
- Module profile
- Standard development chassis profile
Plus d'information
Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.
Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter
Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription
Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier.
Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à une semaine avant le début de la formation.
Dernière mise à jour du plan de cours : 2 juillet 2026
L'inscription à nos formations est soumise à nos Conditions Générales de Vente
Sur le même sujet :
Yocto ou Buildroot : comment choisir pour votre projet Linux embarqué