Mise en œuvre du KeyStone II
OBJECTIFS
|
- Le CPU ARM Cortex-A15 est étudié dans un cours séparé.
- Voir Mise en œuvre du Cortex-A15 et programmation NEON cours RA3 - Mise en œuvre du Cortex-A15.
- Les cours suivants peuvent également vous intéresser :
- PCIe cours IC4 - PCI Express 3.0
- Gigabit Ethernet cours N1 - Ethernet et commutation
-
USB 3.0 cours IP3 - USB 3.0
- Cours théorique
- Support PDF (en anglais), imprimé en présentiel ; à distance via Teams.
- Assistance du formateur tout au long de la formation.
- Chaque session débute par un point avec les stagiaires.
- Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
- Les prérequis sont vérifiés avant l'entrée en formation, sur la base des prérequis publiés sur cette fiche.
- Pendant la formation, les acquis sont évalués en continu : quiz de fin de séquence et observation directe du formateur.
- À l'issue de la formation, chaque participant reçoit une attestation de fin de formation.
Plan du cours
- Description des architectures des SoC AM5K2E, 66AK2H et 66AK2E
- Mémoires internes au composant
- Clarification des chemins de données internes : maîtres et esclaves TeraNet
- Memory Protection Unit
- Organisation d'une carte à base de Key Stone II
- Synthèse des caractéristiques de tous les périphériques
- Cartographie mémoire
- Options d'instanciation du Cortex-A15 et du cache L2 intégré
- Contrôleur d'interruptions intégré (GIC), détail de la cartographie des interruptions
- Conversion big/little endian matérielle
- Local Power and Sleep Controller
- Architecture de débogage
- Introduction à CoreSight, caractéristiques du DAP
- System Secure Controller SJC
- Embedded Trace Macrocell
- Alimentations, smart reflex
- Clock Control Module
- Contrôleur de reset
- Broches d'entrée/sortie d'usage général
- SerDes
- Logique des canaux DMA/QDMA
- Contrôleur de transfert, types de transferts
- Files d'événements
- Transfer Request Submission Logic
- Définition de la priorité des canaux
- Logique des canaux DMA/QDMA
- Parameter RAM (PaRAM) :
- • Chaînage des transferts
- • Régions fantômes du contrôleur de canaux
- Contrôleur DDR3
- EMIF16
- Configuration en Agent ou en Root Complex
- Gestion des interruptions, MSI
- Gestion des erreurs
- Filtrage configurable des BAR
- Programmation des fenêtres entrantes et sortantes
- Gestion de l'énergie
- Enhanced CSPI
- Interfaces I2C
- UART
- USB 3.0
- Contrôleur Ethernet 1G/10G
- Commutateur Ethernet
- Multicore Navigator
- Network coprocessor
Plus d'information
Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.
Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter
Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription
Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier.
Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à une semaine avant le début de la formation.
Dernière mise à jour du plan de cours : 2 juillet 2026
L'inscription à nos formations est soumise à nos Conditions Générales de Vente
Sur le même sujet :
Yocto ou Buildroot : comment choisir pour votre projet Linux embarqué