ac6-training, un département d'Ac6 SAS
FR
✓FrançaisEnglish
 
go-up

ac6 › ac6-training › Processors › NXP › Mise en œuvre de l'i.MX6
Renseignements
FA4

Mise en œuvre de l'i.MX6

Ce cours décrit les SoC i.MX6 Dual core et Quad core

OBJECTIFS

  • Le cours détaille la mise en œuvre matérielle du SoC i.MX6.
  • Le cours met l'accent sur la séquence de boot, les horloges et les stratégies de gestion de l'énergie.
  • Le cours explique tous les paramètres qui influent sur les performances du système afin de réaliser facilement le réglage final.
  • Les nombreuses unités complexes impliquées dans la gestion du multimédia sont traitées en profondeur.
  • Une présentation générale du cœur Cortex-A9MP aide à comprendre les problèmes causés par la MMU, les caches et le snooping.
  • La gestion des interruptions par le GIC d'ARM est expliquée au travers d'un travail pratique.
  • Le cours couvre également la mise en œuvre matérielle, en particulier les contrôleurs DDR3 et NAND flash.

  • Notez que ce plan de cours couvre toutes les unités présentes dans l'i.MX6
    • Selon la référence effectivement retenue par le client, certains chapitres peuvent être supprimés.

  • Produits et services proposés par ACSYS :
    • ACSYS peut accompagner le client sous forme de prestations de conseil. Les expertises habituelles portent sur le bring-up de carte, la revue de schématique matérielle, le débogage logiciel et l'optimisation des performances.
  • Cours théorique
    • Support PDF (en anglais), imprimé en présentiel ; à distance via Teams.
    • Assistance du formateur tout au long de la formation.
  • Chaque session débute par un point avec les stagiaires.
  • Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
  • Les prérequis sont vérifiés avant l'entrée en formation, sur la base des prérequis publiés sur cette fiche.
  • Pendant la formation, les acquis sont évalués en continu : quiz de fin de séquence et observation directe du formateur.
  • À l'issue de la formation, chaque participant reçoit une attestation de fin de formation.

Plan du cours

  • Architecture basée sur un cœur ARM
  • Mémoires intégrées
  • Clarification des chemins de données internes : interconnexion AXI, bus AHB, bus périphériques
  • Organisation d'une carte basée sur i.MX6
  • Cartographie mémoire
  • Module IOMUX, comprendre comment sélectionner la fonction supportée par chaque broche
  • Paramétrage des pads
  • Capacité de demande d'interruption des entrées à usage général
  • Jeux d'instructions
  • Description du pipeline
  • MMU et TLB
  • Caches de niveau 1
  • Cohérence des caches
  • Options d'instanciation des IP Cortex-A9MP et cache L2 PL310
  • Contrôleur d'interruptions intégré (GIC), détail de la cartographie des interruptions
  • Pont AHB to IP
  • Pont AHB-to-APBH avec DMA
  • Interconnexion AXI NIC-301
  • Alimentations
  • Clock Control Module
  • System Reset Controller
  • General Power Controller
  • Introduction à CoreSight, fonctionnalités du DAP
  • System Secure Controller SJC
  • Embedded Trace Macrocell
  • Cross Triggering Interfaces
  • Architecture ARM TrustZone
  • Cryptographic Acceleration and Assurance Module
  • Secure Non Volatile Storage
  • Run-Time Integrity Checker
  • Central Security Unit
  • Advanced High Assurance boot
  • Présentation, routines de script de base
  • Association des requêtes DMA aux canaux
  • Définition de la priorité des canaux
  • Scheduler
  • Description des instructions
  • États du PCU
  • Changement de contexte
  • Multi-Mode DDR Controller
  • General-Purpose Media Interface
  • Unité EIM
  • S-ATA II
  • Ultra SDHC
  • Un flux de traitement simple d'une application multimédia
  • Video Processing Unit
  • Image Processing Unit v3
  • Graphics Processing Unit 2D
  • Graphics Processing Unit 3D
  • Présentation du sous-système audio
  • Interfaces SSI
  • Multiplexeur audio numérique
  • Émetteur SPDIF
  • Enhanced Serial Audio Interface (ESAI)
  • Asynchronous Sample Rate Converter
  • PWM
  • Fonctionnement Gen 2
  • 1 lane
  • Configuration en Agent ou en Root Complex
  • Gestion des interruptions
  • Paramétrage du PHY
  • HSI
  • Enhanced CSPI
  • Interfaces I2C
  • UART
  • USB
  • Gigabit Ethernet Controller
  • MediaLB
  • Contrôleurs FlexCAN
Durée
5 jours
Renseignements

Ce cours peut être organisé sur demande. Cliquez sur le bouton 'Renseignements' pour nous contacter.

Tarifs

Formations proposées sur devis, sans tarif catalogue. Le tarif dépend de la durée, du nombre de participants, de la modalité et des moyens techniques mis à disposition.

Pour plus d'informations sur notre tarification, en savoir plus.

Plus d'information

Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.

Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter

Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription

Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier.

Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à une semaine avant le début de la formation.

Dernière mise à jour du plan de cours : 2 juillet 2026

L'inscription à nos formations est soumise à nos Conditions Générales de Vente

Sur le même sujet :

Yocto ou Buildroot : comment choisir pour votre projet Linux embarqué

Cours associés