Formation STM32 L4/L4+ implementation | Ac6 Training

ac6-training, un département d'Ac6 SAS
FR
✓FrançaisEnglish
 
go-up

ac6 › ac6-training › Processors › STM32 › STM32 L4/L4+ implementation
Renseignements
STR18STM32 L4/L4+ implementation
This course describe the STM32 L4/L4+ architecture and practical examples

Objectives

  • Understand the Cortex-M4F core, DSP/FPU, and the L4/L4+ SoC.
  • Configure RCC (MSI/HSI16/HSE/LSI/LSE) and PLL; validate prescalers.
  • Use GPIO/EXTI, timers/LPTIM/RTC, DMA/DMAMUX, ADC/COMP/OPAMP/DAC.
  • Apply ultra-low-power modes; measure current and wake latency.
  • Bring up USART/SPI/I²C/SAI/DFSDM (where available).
  • Use SDMMC + FatFS, QSPI/OSPI (variant), USB FS device.
  • Manage Flash, Option Bytes, watchdogs, reset causes, and production checklists.
  • Cours théorique
    • Support PDF (en anglais), imprimé en présentiel ; à distance via Teams.
    • Assistance du formateur tout au long de la formation.
  • Activités pratiques (40-50% de la durée)
    • Exemples de code, exercices et solutions.
    • À distance : un PC Linux en ligne par stagiaire, avec carte émulée ou physique selon le cours.
    • Présentiel / sur site : un PC (un par binôme au-delà de 6 stagiaires), carte cible et manuel d'installation si nécessaire.
  • Machine virtuelle préconfigurée téléchargeable pour refaire les TP après le cours.
  • Chaque session débute par un point avec les stagiaires.
  • Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
  • Les prérequis sont évalués avant la formation.
  • Les progrès sont évalués par le formateur via les exercices pratiques, et par des quizz pour les sections sans exercices.
  • Chaque stagiaire reçoit une attestation de réussite.
  • En cas de prérequis manquant, une formation différente ou complémentaire est proposée.

Plan du cours

  • Programmer's Model
  • Exceptions and NVIC priorities.
  • DSP intrinsics (SIMD/MACC).
  • FPU (single-precision).
  • WFI/WFE sleep entry.
  • ITM/SWO printf (if present).
Exercise :  Exception Model
Exercise :  Privilege Mode and Stack
  • AHB/APB buses and bridges.
  • Flash/SRAM/CCM (if any) layout.
  • Peripheral address map.
  • UID & Flash-size registers.
  • Option Bytes snapshot.
Exercise :  Map & IDs
  • MSI ranges and auto-cal.
  • HSI16 / HSE basics.
  • PLLs.
  • SYSCLK mux; AHB/APB divs.
  • CCIPR kernel clocks.
  • MCO output; CSS.
Exercise :  Clock profiles
  • Voltage scaling VOS ranges.
  • Low-power run/sleep.
  • Stop / Standby modes.
  • VBAT/backup domain.
  • PVD/BOR levels.
Exercise :  Mode sweep
  • PP/OD, pulls, speed/drive.
  • AF mapping principles.
  • EXTI lines & priorities.
  • Safe I/O at reset.
Exercise :  EXTI + GPIO
  • PWM edge/center.
  • Input capture, one-pulse.
  • Encoder interface.
  • Master/slave triggers.
  • LPTIM for tickless.
Exercise :  PWM + capture
  • DMA1/DMA2 overview.
  • Requests via DMAMUX.
  • Normal vs circular.
  • HT/TC/TE events.
  • Restart & error paths.
Exercise :  UART RX ring (DMA)
  • Resolution & sampling time.
  • Oversampling & alignment.
  • Timer-triggered regular.
  • Injected group basics.
  • DMA circular streaming.
  • Analog watchdog.
Exercise :  ADC + DMA stream
  • OPAMP PGA modes.
  • COMP thresholds/hysteresis.
  • Routing to timers/EXTI.
  • DAC 12-bit with S&H.
  • Calibrate & verify.
Exercise :  Analog chain
  • USART/LPUART Overview.
  • Oversampling 16/8.
  • Blocking/IRQ/DMA.
  • LPUART Stop-wake.
  • Error handling (ORE/FE).
Exercise :  Robust UART
Exercise :  LPUART wake from stop
  • SPI CPOL/CPHA, NSS.
  • Data sizes & duplex.
  • DMA transfers.
  • I²S basic audio path.
  • SAI TX/RX blocks.
Exercise :  SPI loopback DMA
  • Sm/Fm/Fm+ speeds.
  • 7/10-bit addressing.
  • Analog/digital filters.
  • Timeouts; bus-clear.
  • Clock stretching.
  • LSE vs LSI trade-offs.
  • Calendar, alarm, wakeup.
  • Backup registers.
  • Tickless via RTC/LPTIM.
  • Drift/calibration.
Exercise :  Tickless blink
  • VBUS sense options.
  • EP/FIFO sizing basics.
  • CDC/DFU quick paths.
  • Clocking constraints.
  • Suspend/resume flow.
Exercise :  CDC echo or DFU
  • DFSDM filter paths.
  • Oversampling & decimation.
  • SPI/I²S microphones.
  • DMA to circular buffer.
  • Basic RMS meter.
Exercise :  DFSDM stream
  • SDMMC + FatFS basics.
  • QSPI mapped mode.
  • OSPI (L4+ variants).
  • Buffer align/invalidate.
  • File-I/O sanity tests.
Exercise :  SD + FatFS
  • GPIO leakage strategy.
  • Kernel clocks for LP.
  • Stop entry/exit timing.
  • DMA + LP coexistence.
  • Practical power tips.
Exercise :  Measure Sleep/Stop
  • RNG TRNG.
  • AES/HASH engines.
  • PKA (L4R/L4S).
  • CRC for images/packets.
  • Key storage basics.
Exercise :  CRC/AES
  • Flash erase/program.
  • EEPROM emulation.
  • OB: RDP/PCROP/BOR.
  • Watchdogs IWDG/WWDG.
  • Reset cause logging.
  • ROM bootloader ports.
  • DFU/UART/I²C options.
  • Boot pins & OB ties.
  • Version/UID/CRC tags.
  • Final audit list.
Exercise :  Self-audit
Durée
4 jours
Renseignements

Ce cours peut être organisé sur demande. Cliquez sur le bouton 'Renseignements' pour nous contacter.

Plus d'information

Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.

Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter

Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription

Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier.

Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à une semaine avant le début de la formation.

Dernière mise à jour du plan de cours : 20 mai 2026

L'inscription à nos formations est soumise à nos Conditions Générales de Vente

Cours associés