Formation STM32L1 | Ac6 Training

ac6-training, un département d'Ac6 SAS
FR
✓FrançaisEnglish
 
go-up

ac6 › ac6-training › Processors › STM32 › STM32L1
Renseignements
STR17STM32L1
This course describe the STM32L1 architecture and practical examples

Objectives

  • Understand Cortex-M3 core and STM32L1 SoC.
  • Configure RCC (MSI/HSI/HSE/LSI/LSE) and PLL.
  • Use GPIO/EXTI, timers, DMA, ADC, serial I/O.
  • Apply ultra-low-power modes and measure impact.
  • Manage Flash, true Data EEPROM, Option Bytes, watchdogs.
  • (Variant) Bring up USB FS, LCD, TSC.
  • Cours théorique
    • Support PDF (en anglais), imprimé en présentiel ; à distance via Teams.
    • Assistance du formateur tout au long de la formation.
  • Activités pratiques (40-50% de la durée)
    • Exemples de code, exercices et solutions.
    • À distance : un PC Linux en ligne par stagiaire, avec carte émulée ou physique selon le cours.
    • Présentiel / sur site : un PC (un par binôme au-delà de 6 stagiaires), carte cible et manuel d'installation si nécessaire.
  • Machine virtuelle préconfigurée téléchargeable pour refaire les TP après le cours.
  • Chaque session débute par un point avec les stagiaires.
  • Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
  • Les prérequis sont évalués avant la formation.
  • Les progrès sont évalués par le formateur via les exercices pratiques, et par des quizz pour les sections sans exercices.
  • Chaque stagiaire reçoit une attestation de réussite.
  • En cas de prérequis manquant, une formation différente ou complémentaire est proposée.

Plan du cours

  • Core overview
  • MSP/PSP stacks.
  • Exceptions, NVIC priority.
  • SysTick, SVC, PendSV.
  • Faults: HardFault path.
  • WFI/WFE basics.
Exercise :  Exception Management
  • Lines: L1x1/L1x2/L1x3.
  • Flash/SRAM/PPB layout.
  • Peripheral address map.
  • UID and Flash size regs.
  • Option Bytes snapshot.
Exercise :  Map & IDs
  • MSI ranges/accuracy.
  • HSI/HSE selection.
  • PLL M/N/R (device).
  • SYSCLK mux, AHB/APB.
  • CCIPR kernel clocks.
  • MCO output; CSS.
Exercise :  Clock profiles
  • Sleep/Low-power run.
  • Low-power sleep/Stop.
  • Standby + VBAT domain.
  • Voltage scaling ranges.
  • PVD/BOR.
Exercise :  Mode sweep
  • PP/OD, pulls, speeds.
  • AF mapping rules.
  • EXTI lines, priorities.
  • Debounce strategies.
  • Safe I/O at reset.
Exercise :  GPIO + EXTI
  • PWM edge/center.
  • Input capture.
  • One-pulse mode.
  • Encoder interface.
  • Master/slave triggers.
  • (Variant) LPTIM tickless.
Exercise :  PWM + capture
  • Channels/requests map.
  • Normal vs circular.
  • HT/TC/TE flags.
  • Throughput vs latency.
Exercise :  UART RX ring (DMA)
  • 12-bit ADC basics.
  • Sampling time, ranks.
  • Timer-triggered ADC.
  • DMA continuous/circular.
  • Analog watchdog.
  • Internal VREF/TEMP.
Exercise :  ADC + DMA stream
  • LSE vs LSI trade-offs.
  • Calendar, alarm, wakeup.
  • Backup registers.
  • Tickless via RTC/LPTIM.
  • Drift, calibration.
Exercise :  Tickless blink
  • USART Overview.
  • Blocking/IRQ/DMA.
  • Stop-mode wake (LPUART).
  • Error recovery (ORE/FE).
Exercise :  Robust UART
Exercise :  LPUART wake from Stop
  • CPOL/CPHA modes.
  • Data sizes; NSS rules.
  • Full-duplex DMA.
  • Simplex options.
  • Timing check (LA).
Exercise :  SPI loopback DMA
  • Sm/Fm/Fm+ speeds.
  • 7/10-bit addressing.
  • Analog/digital filters.
  • Timeouts; bus-clear.
  • Clock stretching.
  • VBUS sense options.
  • EP/FIFO basics.
  • CDC/DFU quick paths.
  • Clocking constraints.
  • Suspend/resume flow.
Exercise :  CDC echo or DFU
  • COM/SEG mapping.
  • Bias/duty settings.
  • Frame frequency.
  • Contrast options.
  • Simple icon drive.
Exercise :  LCD icon demo
  • Channel groups/IOs.
  • Acquisition timing.
  • Threshold tuning.
  • Noise filtering.
  • Key/slider basics.
Exercise :  Touch key demo
  • Flash erase/program.
  • True Data EEPROM use.
  • Simple wear-leveling.
  • OB: RDP/PCROP/BOR.
  • Reset cause logging.
Exercise :  EEPROM config
  • ROM bootloader ports.
  • DFU/UART/I²C options.
  • Boot pins & OB links.
  • IWDG vs WWDG basics.
  • Reset causes record.
Exercise :  IWDG + DFU try
  • Clocking proven (MCO).
  • I/O safe at boot/sleep.
  • Low-power numbers noted.
  • Comms error policy set.
  • UID/serial/CRC scheme.
Exercise :  Self-audit
Durée
3 jours
Renseignements

Ce cours peut être organisé sur demande. Cliquez sur le bouton 'Renseignements' pour nous contacter.

Plus d'information

Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.

Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter

Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription

Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier.

Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à une semaine avant le début de la formation.

Dernière mise à jour du plan de cours : 20 mai 2026

L'inscription à nos formations est soumise à nos Conditions Générales de Vente

Cours associés