Formation STM32F7 | Ac6 Training

ac6-training, un département d'Ac6 SAS
FR
✓FrançaisEnglish
 
go-up

ac6 › ac6-training › Processors › STM32 › STM32F7
Renseignements
STR10STM32F7
This course descirbe the STM32F7 architecture and practical examples

Objectives

  • Grasp the Cortex-M7 core, pipeline, I/D-caches, FPU, SIMD, and MPU.
  • Configure clocks (HSI/HSE/PLL) and prescalers.
  • Use timers (PWM, capture, encoder) and time bases confidently.
  • Build fast, safe DMA paths and handle cache coherency; intro DMA2D.
  • Acquire analog data with ADC + DMA; basics of DAC.
  • Implement USART, SPI/I²S/SAI, I²C with robust error handling.
  • Bring up storage/memory: SDMMC + FatFS, QSPI XIP, FMC SDRAM.
  • Enable connectivity: Ethernet (LwIP ping) and USB OTG FS/HS (CDC).
  • Apply low-power modes; measure wake latency.
  • Set up boot & Option Bytes, watchdogs, and reset-cause logging for production.
  • Cours théorique
    • Support PDF (en anglais), imprimé en présentiel ; à distance via Teams.
    • Assistance du formateur tout au long de la formation.
  • Activités pratiques (40-50% de la durée)
    • Exemples de code, exercices et solutions.
    • À distance : un PC Linux en ligne par stagiaire, avec carte émulée ou physique selon le cours.
    • Présentiel / sur site : un PC (un par binôme au-delà de 6 stagiaires), carte cible et manuel d'installation si nécessaire.
  • Machine virtuelle préconfigurée téléchargeable pour refaire les TP après le cours.
  • Chaque session débute par un point avec les stagiaires.
  • Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
  • Les prérequis sont évalués avant la formation.
  • Les progrès sont évalués par le formateur via les exercices pratiques, et par des quizz pour les sections sans exercices.
  • Chaque stagiaire reçoit une attestation de réussite.
  • En cas de prérequis manquant, une formation différente ou complémentaire est proposée.

Plan du cours

  • Programmer’s model (R0–R15, xPSR)
  • MSP/PSP, exception entry/return
  • Pipeline & branch prediction
  • I-Cache / D-Cache basics
  • ITCM / DTCM usage
  • FPU
  • SIMD
  • MPU regions (intro)
Exercise :  Core & cache sanity
  • AXI matrix, AHB/APB bridges
  • Flash, SRAM1/2/3 layout
  • ITCM/DTCM address zones
  • Peripheral regions (APB1/APB2)
  • QSPI mapped memory (XIP)
  • UID / Flash size registers
  • HSI/HSE/PLL sources
  • PLL M/N/P/Q settings
  • AHB/APB1/APB2 prescalers
  • OverDrive (216 MHz) (variants)
  • Boot pins, Option Bytes
  • Clock security (CSS)
Exercise :  Clock profiles
  • Modes: PP/OD, pulls
  • Speed/drive strength
  • AF mapping rules
  • EXTI lines & priorities
  • Debounce choices
  • Safe I/O at reset
Exercise :  GPIO / EXTI
  • PWM edge/center
  • One-pulse mode
  • Input capture
  • Encoder interface
  • Master/Slave triggers
  • LPTIM (if present)
  • Break/dead-time (adv)
Exercise :  PWM + capture
  • DMA1/DMA2 streams/channels
  • FIFO & burst modes
  • Mem2mem / P2M / M2P
  • Circular/HT/TC/TE IRQs
  • Coherency with D-Cache
  • DMA2D blit (variants)
Exercise :  UART RX DMA ring
  • ADC1..3 (12-bit)
  • Regular vs injected
  • Sampling time, ranks
  • Timer-triggered ADC
  • DMA coupling
  • DAC dual channel
Exercise :  ADC + DMA stream
  • 8/9-bit, parity/stop
  • Oversampling 16/8
  • Blocking / IRQ / DMA
  • RX ring with idle detect
  • Error handling (FE/ORE)
  • Wake from Stop (if used)
Exercise :  Robust UART
  • SPI mode CPOL/CPHA
  • Data sizes, NSS
  • Full-duplex DMA
  • I²S basic audio path
  • SAI blocks (TX/RX)
Exercise :  SPI loopback DMA
  • Sm/Fm/Fm+ speeds
  • Addr 7/10-bit
  • Filters (analog/digital)
  • Timeouts & bus-clear
  • Clock stretching
  • Error recovery
  • SDMMC 1/2
  • FatFS basics
  • QSPI XIP mapping
  • FMC SDRAM/NOR/NAND
  • Cache maintenance (SCB)
  • Buffer alignment rules
Exercise :  SD card + FatFS
  • MII/RMII PHY link
  • Descriptors & rings
  • DMA settings
  • LwIP minimal config
  • Link/ARP/ping tests
Exercise :  Eth bring-up
  • Device/Host roles
  • FS internal / HS via ULPI
  • EP/FIFO sizing
  • CDC/MSC quick paths
  • Low-power suspend/resume
  • I-Cache enable/invalidate
  • D-Cache clean/invalidate
  • Cache pitfalls with DMA
  • ITCM code placement
  • DTCM data placement
  • MPU regions & attrs
Exercise :  TCM vs AXI bench
  • LTDC layers/timings
  • Framebuffer in SDRAM
  • DMA2D color fill/blit
  • DCMI capture basics
  • Simple UI primitives
Exercise :  Color-bar FB
  • Sleep/Stop/Standby
  • OverDrive vs Stop trade-off
  • Wake sources (EXTI/RTC)
  • Clock gating checklist
  • Retention notes
Exercise :  Stop + wake
  • CRC unit
  • RNG TRNG
  • HASH (SHA-1/256)
  • CRYP (AES/TDES)
  • Key storage basics
Exercise :  AES or CRC check
  • Boot ROM interfaces
  • OB: RDP/WRP/BOR
  • Dual-bank (variants)
  • QSPI/SD boot ideas
  • Watchdogs IWDG/WWDG
  • Reset causes log
Exercise :  IWDG + reset log
  • Clocking & wait-states
  • Cache/MPU policy
  • External memory proof
  • Comms robustness list
  • UID/serial/versioning
  • Error counters & logs
Exercise :  Self-audit sheet
Durée
3 jours
Renseignements

Ce cours peut être organisé sur demande. Cliquez sur le bouton 'Renseignements' pour nous contacter.

Plus d'information

Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.

Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter

Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription

Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier.

Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à une semaine avant le début de la formation.

Dernière mise à jour du plan de cours : 20 mai 2026

L'inscription à nos formations est soumise à nos Conditions Générales de Vente

Cours associés