Formation STM32H7 | Ac6 Training

ac6-training, un département d'Ac6 SAS
FR
✓FrançaisEnglish
 
go-up

ac6 › ac6-training › Processors › STM32 › STM32H7
Renseignements
STR11STM32H7
This course descirbe the STM32H7 architecture and practical examples

Objectives

  • Understand STM32H7 (Cortex-M7 @ up to 480 MHz), AXI/TCM memory architecture, caches, and power domains.
  • Configure clocks, Flash/Option Bytes (dual-bank, RDP/WRP/PCROP), and boot flow safely.
  • Drive key peripherals (DMA/MDMA, timers, ADC, comms) with performance in mind.
  • Apply low-power modes across D1/D2/D3 domains; measure impact.
  • Cours théorique
    • Support PDF (en anglais), imprimé en présentiel ; à distance via Teams.
    • Assistance du formateur tout au long de la formation.
  • Activités pratiques (40-50% de la durée)
    • Exemples de code, exercices et solutions.
    • À distance : un PC Linux en ligne par stagiaire, avec carte émulée ou physique selon le cours.
    • Présentiel / sur site : un PC (un par binôme au-delà de 6 stagiaires), carte cible et manuel d'installation si nécessaire.
  • Machine virtuelle préconfigurée téléchargeable pour refaire les TP après le cours.
  • Chaque session débute par un point avec les stagiaires.
  • Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
  • Les prérequis sont évalués avant la formation.
  • Les progrès sont évalués par le formateur via les exercices pratiques, et par des quizz pour les sections sans exercices.
  • Chaque stagiaire reçoit une attestation de réussite.
  • En cas de prérequis manquant, une formation différente ou complémentaire est proposée.

Plan du cours

  • Programmer’s model, exceptions/NVIC, FPU/DP.
  • ITCM/DTCM vs AXI-SRAM: when to place code/data.
  • I-Cache/D-Cache: coherency rules; DMA implications.
  • MPU basics for safety.
Exercise :  Enable caches
Exercise :  Place a hot loop in ITCM
Exercise :  MPU guard
  • AXI matrix overview; masters/targets.
  • DMA vs BDMA vs MDMA roles; scatter-gather, linked lists.
  • Throughput and arbitration basics.
  • Cache maintenance around DMA (invalidate/clean).
Exercise :  ADC→DMA stream with cache-safe buffers; MDMA move/format frames
  • HSE/HSI/PLL1..3; domain clocks (D1/D2/D3).
  • Safe re-clocking; MCO for verification.
  • Timer clocks vs core; prescaler pitfalls.
  • Debug clock freeze effects.
  • Speed, drive, AF mapping; EXTI lines.
  • Debounce strategies; input filtering.
  • Interrupt latency tips on M7.
  • Simple board bring-up checklist.
Exercise :  Button EXTI + LED
  • PWM modes, dead-time (brief), one-pulse.
  • Input capture/measure; trigger chaining.
  • LPTIM vs TIM for low-power.
Exercise :  Timer example
  • Trigger sources; sampling time; oversampling.
  • DMA to ring buffer; window stats in main.
  • Internal channels (Vref, temperature).
Exercise :  Timer-triggered ADC→DMA
  • USART
    • Modes & framing: word length, parity, oversampling; baud tolerance.
    • DMA RX/TX (idle-line, half/full callbacks); ring buffers.
    • Flow control (RTS/CTS) and latency/throughput trade-offs.
  • I²C
    • Master transfers; repeated-START; timing vs bus speed.
    • Clock stretching; timeouts; “bus busy”.
    • Bus recovery for stuck SDA/SCL
  • SPI
    • CPOL/CPHA, word sizes, simplex/half/full-duplex.
    • HW NSS vs GPIO CS; inter-frame delays.
    • DMA streaming; FIFO usage; dummy bytes.
  • Card detect, init/clocking.
  • Mount/format; file append patterns.
  • Buffering/latency; wear; safe close on power loss.
  • Simple log rotation.
Exercise :  Log “timestamp, ADC” to CSV
  • Run/Stop/Standby; what’s retained per domain.
  • Wake sources (RTC/EXTI/LPTIM) across domains.
  • Regulator choices (LDO/SMPS) basics; VCORE scaling.
  • Measurement setup.
Exercise :  Sleep vs Stop current table; Standby + RTC wake; log reset cause.
  • Boot sources (Flash, system memory, SRAM); vector relocation.
  • Key OBs: dual-bank/boot swap (BFB2), WRP/PCROP, RDP levels.
  • Safe read/modify/verify with CubeProgrammer.
  • Bank-swap update concept (overview).
Exercise :  Read OBs; toggle a user OB; verify after reset
  • HardFault decoding; capture LR/PC/CFSR.
  • MPU regioning: stack guards, no-exec, peripheral windows.
  • IWDG vs WWDG; service windows and recovery.
  • BOR levels; reset-cause logging at boot.
  • ITM/SWO quick setup; timestamped printf.
  • Event markers around DMA/ISR.
  • Buffering vs blocking; minimal asserts.
  • Measuring UART vs ITM overhead.
Exercise :  ITM printf + markers; compare overhead to UART
  • FMC vs OCTOSPI use-cases; mapping to AXI.
  • Command, dummy cycles, and memory-mapped mode.
  • Cache/line-fill effects on XIP; prefetch tips.
  • Basic integrity/perf test templates.
Durée
3 jours
Renseignements

Ce cours peut être organisé sur demande. Cliquez sur le bouton 'Renseignements' pour nous contacter.

Plus d'information

Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.

Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter

Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription

Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier.

Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à une semaine avant le début de la formation.

Dernière mise à jour du plan de cours : 20 mai 2026

L'inscription à nos formations est soumise à nos Conditions Générales de Vente

Cours associés