Formation STM32H5 | Ac6 Training

ac6-training, un département d'Ac6 SAS
FR
✓FrançaisEnglish
 
go-up

ac6 › ac6-training › Processors › STM32 › STM32H5
Renseignements
STR12STM32H5
This course describes the STM32H5 architecture

Objectives

  • Grasp STM32H5 fundamentals: Cortex-M33, memory map, dual-bank Flash, clock tree.
  • Build performant drivers with GPDMA (linked-list) and measure impact.
  • Use comms (USART, I²C, SPI), ADC, storage (optional SDMMC/FatFS), and low-power effectively.
  • Introduce security: TrustZone-M, TF-M, and STM32Trust Secure Manager.
  • Cours théorique
    • Support PDF (en anglais), imprimé en présentiel ; à distance via Teams.
    • Assistance du formateur tout au long de la formation.
  • Activités pratiques (40-50% de la durée)
    • Exemples de code, exercices et solutions.
    • À distance : un PC Linux en ligne par stagiaire, avec carte émulée ou physique selon le cours.
    • Présentiel / sur site : un PC (un par binôme au-delà de 6 stagiaires), carte cible et manuel d'installation si nécessaire.
  • Machine virtuelle préconfigurée téléchargeable pour refaire les TP après le cours.
  • Chaque session débute par un point avec les stagiaires.
  • Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
  • Les prérequis sont évalués avant la formation.
  • Les progrès sont évalués par le formateur via les exercices pratiques, et par des quizz pour les sections sans exercices.
  • Chaque stagiaire reçoit une attestation de réussite.
  • En cas de prérequis manquant, une formation différente ou complémentaire est proposée.

Plan du cours

  • Programmer’s model
  • Exceptions/NVIC.
  • SRAM regions; dual-bank Flash overview.
  • MPU basics (no-exec, guards).
Exercise :  Cortex-M33 Exceptions/Interrupts
Exercise :  ARMv8 MPU protection
  • Roles vs CPU; request routing; triggers.
  • Linked-list descriptors; circular vs normal.
  • Cache-safe buffers; invalidate/clean patterns.
Exercise :  ADC → GPDMA ring buffer with LL
  • HSE/HSI/PLL; safe re-clocking.
  • Domain clocks and prescalers.
  • MCO output to verify SYSCLK.
Exercise :  Configure PLL
  • AF mapping; speeds/drive; input filtering.
  • EXTI lines & priorities.
  • Debounce strategies.
  • Board bring-up checklist.
Exercise :  Button EXTI + LED
Exercise :  timestamp ISR latency
  • PWM modes & ARR/CCR.
  • Input capture (period/frequency).
  • One-pulse & basic chaining.
Exercise :  PWM dimmer + frequency meter (IC)
  • Triggers & sampling; oversampling.
  • DMA to ring buffer; window stats.
  • Internal channels (Vref/Temp).
Exercise :  Timer-triggered ADC→GPDMA
  • USART
    • Modes & framing
    • DMA & flow control
    • Errors & diagnostics
  • I²C
    • Master transfers
    • Bus management
    • Robustness
  • SPI
    • Modes & timing
    • DMA & CS
    • Integrity & perf
  • Card detect/init; mount/format.
  • Append patterns; buffering/latency.
  • Wear & safe close on power loss.
  • Run/Sleep/Stop/Standby overview.
  • Wake sources (RTC/EXTI/LPTIM).
  • Regulator notes (SMPS/LDO) & VCORE scaling.
  • Measuring current: setup & pitfalls.
Exercise :  Sleep vs Stop current table; Standby + RTC wake; print reset cause
  • Boot sources; vector relocation.
  • Key OBs; read/verify safely.
  • Dual-bank concepts for updates.
  • RDP/WRP/PCROP overview.
  • Secure vs Non-Secure images; SAU/IDAU; GTZC basics.
  • NSC veneers; minimal secure API design.
  • Peripheral/memory isolation patterns.
  • Enabling/disabling TZ (safe pattern).
Exercise :  Create S + NS projects and secure LED_toggle() veneer
Exercise :  Demonstrate NS access fault → secure wrapper
  • TF-M secure services: RNG, storage, attestation (concepts).
  • STM32Trust Secure Manager: role and enablement path.
  • Placeholders vs production keys; audit trail basics.
  • Rollback/unlock procedures for labs
Exercise :  Dry-run provisioning with placeholders; secure RNG service exposed to NS; restore training state
  • IWDG vs WWDG; service windows.
  • BOR levels; reset-cause logging at boot.
  • ITM/SWO prints; markers around DMA/ISR.
Durée
3 jours
Renseignements

Ce cours peut être organisé sur demande. Cliquez sur le bouton 'Renseignements' pour nous contacter.

Plus d'information

Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.

Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter

Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription

Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier.

Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à une semaine avant le début de la formation.

Dernière mise à jour du plan de cours : 20 mai 2026

L'inscription à nos formations est soumise à nos Conditions Générales de Vente

Cours associés