ac6-training, un département d'Ac6 SAS
FR
✓FrançaisEnglish
 
go-up

ac6 › ac6-training › Processors › ARM Cores › Mise en œuvre du Cortex-M0 / Cortex-M0+
Renseignements
RM0

Mise en œuvre du Cortex-M0 / Cortex-M0+

Ce cours couvre les deux processeurs ARM Cortex-M0 et Cortex-M0+

Objectifs

  • Ce cours se divise en 3 parties importantes :
    • Architecture du processeur
    • Mise en œuvre logicielle
    • Mise en œuvre matérielle.
  • Un tutoriel a été développé par ACSYS pour faciliter la compréhension de la programmation bas niveau du Cortex-M0, les travaux pratiques peuvent donc être rejoués après le cours.
  • Le cours explique comment concevoir un SoC à base de Cortex-M0 / Cortex-M0+, en clarifiant le fonctionnement de l'interconnexion et des moyens de débogage intégrés au processeur.

  • Cette formation a été dispensée plusieurs fois à des entreprises développant des SoC pour le marché du sans-fil et du grand public.
  • Connaissances de base sur les processeurs ou les DSP.
  • Cours théorique
    • Support PDF (en anglais), imprimé en présentiel ; à distance via Teams.
    • Assistance du formateur tout au long de la formation.
  • Chaque session débute par un point avec les stagiaires.
  • Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
  • Les prérequis sont vérifiés avant l'entrée en formation, sur la base des prérequis publiés sur cette fiche.
  • Pendant la formation, les acquis sont évalués en continu : quiz de fin de séquence et observation directe du formateur.
  • À l'issue de la formation, chaque participant reçoit une attestation de fin de formation.

Plan du cours

  • Pipeline d'instructions
  • Matrice de bus interne, plan mémoire figé
  • Mise en évidence des différences entre Cortex-M0 et Cortex-M3
  • Options de mise en œuvre
  • Fonctions supplémentaires du Cortex-M0+, deux niveaux de privilège, double pile
  • Registres du programme, format du xPSR
  • Jeu d'instructions Thumb 16 bits
  • Fonctions de la bibliothèque Keil, division
  • Instruction barrier, cas d'utilisation
  • Présentation de CoreSight
  • Unités CoreSight dépendantes du processeur, breakpoints, watchpoints
  • Vector catch
  • Serial Wire Debug
  • Micro Trace Buffer optionnel (Cortex-M0+)
  • Présentation de la protection mémoire, PMSA de l'ARM v7
  • MPU du Cortex-M0 et bus faults
  • Présentation des régions, type de mémoire et contrôle d'accès, sous-régions
  • Mise en place de la MPU
  • Exception et interruption
  • Sauvegarde automatique du contexte à l'entrée et à la sortie d'exception, approche CISC
  • Niveaux de priorité d'interruption, imbrication
  • Tail-chaining et interruptions à arrivée tardive
  • Gestion des fautes
  • Appel système de l'OS et commutation de tâches
  • Standby et deep sleep avec rétention d'état
  • Événement et interruption
  • Contrôleur d'interruptions de réveil optionnel
  • Timer matériel SysTick
  • Contraintes pour la Power Management Unit
  • Démarrage de l'application
  • Placement du code, des données, de la pile et du tas dans le plan mémoire, scatterloading
  • Reset et initialisation
  • Placement d'une table de vecteurs minimale
  • Autres considérations sur le plan mémoire, alignement de pile sur 8 octets dans les handlers
  • Veneers de branchement long
  • Bibliothèque CMSIS
  • Architecture de bus, fonctionnement von Neumann
  • Port d'entrée/sortie à cycle unique (Cortex-M0+)
  • Pipeline d'adresses
  • Transferts séquentiels
  • Spécification AHB-lite
Durée
2 jours
Renseignements

Ce cours peut être organisé sur demande. Cliquez sur le bouton 'Renseignements' pour nous contacter.

Tarifs

Formations proposées sur devis, sans tarif catalogue. Le tarif dépend de la durée, du nombre de participants, de la modalité et des moyens techniques mis à disposition.

Pour plus d'informations sur notre tarification, en savoir plus.

Plus d'information

Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.

Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter

Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription

Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier.

Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à une semaine avant le début de la formation.

Dernière mise à jour du plan de cours : 2 juillet 2026

L'inscription à nos formations est soumise à nos Conditions Générales de Vente

Sur le même sujet :

Yocto ou Buildroot : comment choisir pour votre projet Linux embarqué

Cours associés