ac6-training, un département d'Ac6 SAS
FR
✓FrançaisEnglish
 
go-up

ac6 › ac6-training › Processors › STM32 › Mise en œuvre des STM32 L4/L4+
Renseignements
STR18

Mise en œuvre des STM32 L4/L4+

Ce cours décrit l'architecture des STM32 L4/L4+ et des exemples pratiques

Objectifs

  • Comprendre le cœur Cortex-M4F, le DSP et la FPU, et le SoC L4/L4+.
  • Configurer le RCC (MSI/HSI16/HSE/LSI/LSE) et la PLL ; valider les prédiviseurs.
  • Utiliser les GPIO/EXTI, les timers, le LPTIM et le RTC, le DMA/DMAMUX, l'ADC/COMP/OPAMP/DAC.
  • Mettre en œuvre les modes très basse consommation ; mesurer le courant et la latence de réveil.
  • Mettre en route USART/SPI/I²C/SAI/DFSDM (lorsqu'ils sont disponibles).
  • Utiliser SDMMC + FatFS, QSPI/OSPI (variante), le périphérique USB FS.
  • Gérer la Flash, les Option Bytes, les watchdogs, les causes de reset et les check-lists de mise en production.
  • Cours théorique
    • Support PDF (en anglais), imprimé en présentiel ; à distance via Teams.
    • Assistance du formateur tout au long de la formation.
  • Chaque session débute par un point avec les stagiaires.
  • Tout ingénieur ou technicien en systèmes embarqués possédant les prérequis ci-dessus.
  • Les prérequis sont vérifiés avant l'entrée en formation, sur la base des prérequis publiés sur cette fiche.
  • Pendant la formation, les acquis sont évalués en continu : quiz de fin de séquence et observation directe du formateur.
  • À l'issue de la formation, chaque participant reçoit une attestation de fin de formation.

Plan du cours

  • Modèle de programmation
  • Exceptions et priorités du NVIC.
  • Instructions DSP (SIMD/MACC).
  • FPU (simple précision).
  • Entrée en sommeil par WFI et WFE.
  • printf via ITM/SWO (si présent).
  • Bus AHB et APB et ponts.
  • Organisation Flash/SRAM/CCM (le cas échéant).
  • Cartographie des adresses des périphériques.
  • Registres UID et taille de Flash.
  • Aperçu des Option Bytes.
  • Plages du MSI et auto-calibration.
  • Bases du HSI16 et du HSE.
  • PLL.
  • Multiplexeur SYSCLK ; diviseurs AHB et APB.
  • Horloges kernel via CCIPR.
  • Sortie MCO ; CSS.
  • Plages de voltage scaling VOS.
  • Modes Low-power run et sleep.
  • Modes Stop et Standby.
  • Domaine VBAT et backup.
  • Niveaux de PVD et de BOR.
  • Sorties PP et OD, résistances de tirage, vitesse et courant de sortie.
  • Principes d'affectation des fonctions alternatives.
  • Lignes EXTI et priorités.
  • État sûr des E/S au reset.
  • PWM aligné sur front ou centré.
  • Input capture, mode one-pulse.
  • Interface codeur incrémental.
  • Déclenchements maître et esclave.
  • LPTIM en mode tickless.
  • Présentation de DMA1 et DMA2.
  • Requêtes via le DMAMUX.
  • Mode normal et mode circulaire.
  • Événements HT/TC/TE.
  • Redémarrage et chemins d'erreur.
  • Résolution et temps d'échantillonnage.
  • Suréchantillonnage et alignement.
  • Conversions régulières déclenchées par timer.
  • Bases du groupe injecté.
  • Flux continu par DMA circulaire.
  • Analog watchdog.
  • Modes PGA de l'OPAMP.
  • Seuils et hystérésis du COMP.
  • Routage vers les timers et l'EXTI.
  • DAC 12 bits avec échantillonneur-bloqueur.
  • Calibrer et vérifier.
  • Présentation de l'USART et du LPUART.
  • Suréchantillonnage 16 ou 8.
  • Modes bloquant, interruption et DMA.
  • Réveil du LPUART depuis le mode Stop.
  • Gestion des erreurs (ORE/FE).
  • SPI : CPOL/CPHA, signal NSS.
  • Tailles de données et duplex.
  • Transferts par DMA.
  • Chaîne audio de base en I²S.
  • Blocs TX et RX du SAI.
  • Vitesses Sm, Fm et Fm+.
  • Adressage 7 et 10 bits.
  • Filtres analogique et numérique.
  • Timeouts ; déblocage du bus.
  • Clock stretching.
  • Compromis entre LSE et LSI.
  • Calendrier, alarme, réveil.
  • Registres de backup.
  • Mode tickless via RTC ou LPTIM.
  • Dérive et calibration.
  • Options de détection du VBUS.
  • Bases du dimensionnement des endpoints et des FIFO.
  • Mises en œuvre rapides CDC et DFU.
  • Contraintes d'horloge.
  • Séquence de suspend et resume.
  • Chaînes de filtrage du DFSDM.
  • Suréchantillonnage et décimation.
  • Microphones en SPI ou I²S.
  • DMA vers un buffer circulaire.
  • Mesure RMS simple.
  • Bases de SDMMC et FatFS.
  • QSPI en mode memory-mapped.
  • OSPI (variantes L4+).
  • Alignement et invalidation des buffers.
  • Tests de bon fonctionnement des entrées-sorties fichier.
  • Stratégie face aux courants de fuite des GPIO.
  • Horloges kernel en basse consommation.
  • Temps d'entrée et de sortie du mode Stop.
  • Coexistence du DMA et de la basse consommation.
  • Conseils pratiques de consommation.
  • TRNG du RNG.
  • Moteurs AES et HASH.
  • PKA (L4R/L4S).
  • CRC pour les images et les paquets.
  • Bases du stockage des clés.
  • Effacement et programmation de la Flash.
  • Émulation d'EEPROM.
  • Option Bytes : RDP/PCROP/BOR.
  • Watchdogs IWDG et WWDG.
  • Journalisation de la cause de reset.
  • Interfaces du bootloader en ROM.
  • Options DFU, UART et I²C.
  • Broches de boot et Option Bytes associés.
  • Marquages de version, UID et CRC.
  • Liste d'audit finale.
Durée
4 jours
Renseignements

Ce cours peut être organisé sur demande. Cliquez sur le bouton 'Renseignements' pour nous contacter.

Tarifs

Formations proposées sur devis, sans tarif catalogue. Le tarif dépend de la durée, du nombre de participants, de la modalité et des moyens techniques mis à disposition.

Pour plus d'informations sur notre tarification, en savoir plus.

Plus d'information

Pour vous enregistrer ou pour toute information supplémentaire, contactez nous par email à l'adresse info@ac6-formation.com.

Les inscriptions aux sessions de formation sont acceptées jusqu'à une semaine avant le début de la formation. Pour une inscription plus tardive nous consulter

Vous pouvez aussi remplir et nous envoyer le bulletin d'inscription

Ce cours peut être dispensé dans notre centre de formation près de Paris ou dans vos locaux, en France ou dans le monde entier.

Les sessions inter-entreprises programmées sont ouvertes dès deux inscrits. Sous condition d'un dossier complet, les inscriptions sont acceptées jusqu'à une semaine avant le début de la formation.

Dernière mise à jour du plan de cours : 2 juillet 2026

L'inscription à nos formations est soumise à nos Conditions Générales de Vente

Sur le même sujet :

Yocto ou Buildroot : comment choisir pour votre projet Linux embarqué

Cours associés